Masterat - Radiocomunicatii digitale, an II

Proiectarea şi Verificarea cu HDL a Circuitelor Digitale (PVHDLCD)

Link-uri catre: Laborator       Curs

Examen

Planificare examen:  La laborator PAC (sala III.19), 14.01.2018, ora 9.00.   New: Rezultate examen PVHDLCD - 14.01.2018 (pdf)

Bibliografie pentru examen:

    1. Prezentarile din sectiunea Curs : Concepte ale proiectarii digitale (PVHDLCD_slides1.pdf) si Platforme hardware pentru implementarea sistemelor digitale (PVHDLCD_slides2.pdf).

    2. Coding Style Guidelines  - Ghid creat de Xilinx privind scrierea codului VHDL pentru modelare si sinteza FPGA. Documentul poate fi descarcat de aici.

    3. HDL Coding Style Guide - Ghid creat de Actel privind scrierea codului HDL pentru modelare si sinteza FPGA Actel. Documentul poate fi descarcat de aici.

    4. Hardware Design Verification: Simulation and Formal Method-Based Approaches, Capitolul I - "An Invitation to Design Verification". Click aici.

Documente cu care studentii se vor prezenta la examen:

• Dosar cu tema de proiect finalizata (tiparit si electronic document Word) + fisierele VHDL (electronic). La realizarea temei de proiect, pentru modelarea in VHDL se recomanda  respectarea regulilor de scriere a codului din ghidul Xilinx (Punctul 2. de la Bibliografie)

• Conspecte (rezumate) scrise de mână (in limba romana sau engleza) din următoarele documente (capitole) specificate mai sus la Bibliografie:

    - Bibliografie pct. 2: Coding Style Guidelines  - conspect din Sectiunea 5 - Coding for Synthesis (Codare pentru sinteza) si lectura Sectiunile 1-4.

    - Bibliografie pct. 3: HDL Coding Style Guide - conspect din Sectiunea 2 - Technology Independent Coding Styles (Stiluri de codare VHDL independente de tehnologie) si Sectiunea 3 - Performance Driven Coding (Codare VHDL pentru performanţă)

    - Bibliografie pct. 4:  conspect din Capitolul I - "An Invitation to Design Verification" (sectiunile 1.1, 1.2, 1.3, 1.4, 1.5)

Desfasurarea examenului:

        - Probe scrise si orale: 2 subiecte (scris) din materialele conspectate si un subiect (oral) din Bibliografie pct. 1.

        - Prezentarea temei de proiect (dosar + fisiere VHDL + sinteza si implementarea FPGA).

Evaluarea

      Nota finala la disciplina: probe examen (40%), activitate laborator (20%),  proiect (40%).