

UNIVERSITATEA TEHNICĂ "GHEORGHE ASACHI" DIN IAȘI
Facultatea de Electronică, Telecomunicații și Tehnologia Informației

Domeniul: *Inginerie electronică și telecomunicații*

Specializarea: Sisteme Avansate în Electronica Aplicata

Forma de învățământ: masterat **Anul de studii:** 1 **Anul universitar:** 2009-2010

P R O G R A M A A N A L I T I C Ă
a disciplinei:
STRUCTURI LOGICE PROGRAMABILE

1. Titularul disciplinei: CLEJU IOAN

2. Tipul disciplinei: **codul: 508 SAEA**

3. Structura disciplinei:

Semestrul	Numărul de ore pe săptămână				Forma de evaluare finală	Numărul de ore pe semestru				
	C	S	L	P		C	S	L	P	Total
	2		2		examen	28		28		56

4. Obiectivele cursului:

Disciplina Structuri Logice Programabile este structurată în două părți.

În prima parte se prezintă într-o formă sintetică principalele familii de circuite logice programabile - PLD. Acestea sunt analizate în mod constructiv, pornind de la structurile de complexitate redusă (PROM, PLA, PAL), trecând apoi la cele de complexitate medie (CPLD) și terminând cu un amplu capitol de circuite FPGA. Sunt descrise în amănunt circuitele PAL din seriile PAL, PEEL și GAL, iar apoi sunt prezentate circuitele XC 9500 și XC 4000 din seria XILINX.

În partea a doua a cursului se dezvoltă elemente ale limbajului VHDL.

Laboratorul destinat primei părți urmărește să familiarizeze studentul cu întregul ciclu de programare specific unui circuit reprogramabil: descrierea soft a circuitului într-un limbaj de programare simplu (EASY-ABEL), simularea asistată de calculator a circuitului proiectat, programarea ("arderea") unui circuit din seria GAL sau PAL și, în final, verificarea practică a sistemului proiectat.

În partea a doua a laboratorului sunt prezentate exemple de proiectare VHDL ale unor sisteme combinaționale și secvențiale.

Drept temă de casă studentul primește o temă individuală de proiectare a unui sistem combinațional sau secvențial și implementare cu un circuit de tip PAL.

Noțiunile predate în cadrul acestei discipline contribuie la formarea unei culturi tehnice generale pentru un specialist în domeniul proiectării și exploatarea structurilor logice reprogramabile.

5. Concordanța între obiectivele disciplinei și obiectivele planului de învățământ:

Disciplina de „Structuri Logice Programabile” asigură absolventului dobândirea unor cunoștințe care să-i permită proiectarea și dezvoltarea unor sisteme digitale de complexitate medie. Astfel de structuri sunt de regulă părți componente ale unui proiect electronic complex.

6. Rezultatele învățării exprimate în competențe cognitive, tehnice sau profesionale

După absolvirea acestui curs, studentul va avea competențele:

- să cunoască principalele tipuri de tehnologii de programare ale unui circuit reprogramabil;
- să cunoască principalele tipuri de arhitecturi de circuite reprogramabile;
- să realizeze proiecte în limbajul EASY-ABEL și VHDL
- să realizeze diverse structuri combinaționale și secvențiale implementate cu circuite de tip PAL, GAL sau PEEL.

- să verifice funcționarea circuitelor logice de tip PAL, GAL sau PEEL.

7. Proceduri folosite la predarea disciplinei:

- prezentarea liberă, interactivă, la tablă a problemelor fundamentale.
- prezentarea pe bază de videoprojector a unui material pregătit
- analize particulare de caz prin prezentarea unor referințe bibliografice.

8. Sistemul de evaluare:

Evaluarea continuă:

Activitatea la laborator

Pondere în nota finală: 20%

Lucrări de specialitate : Temă de casă de tip proiect

Pondere în nota finală: 40%

Evaluarea finală: Examen

Proba: **Test scris** cu întrebări închise ; studentul va avea asupra sa scheme bloc ale circuitelor precum și calculatoare personale.

Pondere în nota finală: 40%

9. Conținutul disciplinei:

a) Curs

a) Curs:

- | | |
|--|--------------|
| 1. Introducere în proiectarea S.L.P.
structuri logice bipolare, MOS și CMOS utilizate
în proiectarea circuitelor VLSI | 6 ore |
| 2. S.L.P. de complexitate redusă <ul style="list-style-type: none">- Tipuri fundamentale- Configurații PROM- Configurații PLA- Seria PAL- Seria PEEL- Seria GAL | 8 ore |
| 3. Tehnologii de programare | 2 ore |
| 4. Circuite CPLD <ul style="list-style-type: none">- Seria XILINX XC 9500 | 2 ore |
| 5. Circuite FPGA <ul style="list-style-type: none">- Arhitectura circuitelor FPGA- Seria XILINX XC 4000 ; Caracteristici și performanțe | 4 ore |
| 6. Elemente ale limbajului VHDL | 6 ore |

Total 28 ore

b) Aplicații

LABORATOR

1. Introducere în mediul ABEL, simple aplicații.
2. Descrierea, implementarea și realizarea unor circuite elementare I.
3. Descrierea, implementare și realizare a unor circuite elementare II.
4. Descrierea, implementare și realizare a unor circuite secvențiale I.
5. Descrierea, implementare și realizare a unor circuite secvențiale II.
6. Tehnici de optimizare a implementărilor în structurile logice programabile.

TEMĂ DE CASĂ

În toate proiectele se folosesc circuite din seria GAL (GAL16V8 sau GAL20V8) sau PAL (PAL22V8) cu programare în mediul EASY ABEL. Se urmărește implementarea a diverse circuite combinaționale și secvențiale (teme distincte pentru fiecare student). În cadrul temei se realizează proiectarea logică a circuitului, simularea circuitului, optimizarea implementării, realizarea fizică a circuitului (la laborator există un programator universal) urmată de testarea funcționării fiecărui proiect în parte.

Proiectele au ca temă implementări de:

- Bistabile în structuri de tip master/slave sau folosind bistabile interne preexistente cu diferiți pini de set, reset, activi pe diferite fronturi;
- Circuite multiplexoare, comparatoare, multiplicatoare, circuite de adresare, convertoare de cod, sumatoare etc.;
- Divizoare de frecvență, fixe sau presetabile;
- Zaruri, semafoare, circuite de comandă și decodificarea tastaturilor, etc;
- Generatoare de numere pseudoaleatoare de diferite perioade;
- Dubloare de frecvență;
- Numărătoare de diferite tipuri, coduri etc.;
- Diferite circuite din familiile CMOS și TTL

Total ore aplicații..... 28 ore

10. Bibliografie selectivă

1. Aurel Gontean, Mircea Băbăiță : Structuri logice programabile ; Aplicații; Editura de vest, Timișoara , 1997.
2. Sorin Hintea : Tehnologii de proiectare cu arii logice programabile. Editura U.T. Pres, Cluj Napoca, 2002.
3. Vasarhelyi Jozsef : Proiectarea cu circuite logice programabile . Editura Alabastră, Cluj Napoca, 1999.
4. x x x : The Programmable Logic Data Book , XILINX, Inc. 1999.
5. X x x : Xilinx Foundation Series Software Manual , XILINX, Inc. 2000

Data: 1 septembrie 2008

Semnături:

Titular curs: conf. dr. ing. *Cleju Ioan*

Titular aplicații: *șef lucr. dr. ing. Dobrea Dan*